CY7C1565KV18-500BZXC

CY7C1565KV18-500BZXC yra 1,8 V sinchroninis konvejerinis SRAM, aprūpintas QDR II+ architektūra. Panašiai kaip QDR II architektūra, QDR II+ architektūra susideda iš dviejų atskirų prievadų: skaitymo prievado ir rašymo prievado, kad būtų galima pasiekti atminties masyvą. Gylio išplėtimas pasiekiamas pasirenkant prievadus, todėl kiekvienas prievadas gali veikti atskirai.

Skaitymo prievadas turi specialias duomenų išvestis, skirtas skaitymo operacijoms palaikyti, o rašymo prievadas turi specialias duomenų įvestis, skirtas rašymo operacijoms palaikyti. QDR II+ architektūra turi atskiras duomenų įvestis ir duomenų išvestis, kad būtų visiškai pašalintas poreikis „pakeisti“ duomenų magistralę, kuri egzistuoja su įprastais I/O įrenginiais.

Kiekvienas prievadas pasiekiamas per bendrą adresų magistralę. Skaitymo ir rašymo adresų adresai yra užfiksuoti ant alternatyvių kylančių įvesties (K) laikrodžio kraštų. Prieiga prie QDR II+ skaitymo ir rašymo prievadų yra visiškai nepriklausoma viena nuo kitos. Siekiant maksimaliai padidinti duomenų pralaidumą, tiek skaitymo, tiek rašymo prievaduose yra DDR sąsajos.

Kiekviena adreso vieta susieta su keturiais 36 bitų žodžiais (CY7C1565KV18), kurie nuosekliai patenka į įrenginį arba iš jo. Kadangi duomenys perduodami į įrenginį ir iš jo kiekviename abiejų įvesties laikrodžių (K ir K) kylančioje briaunoje, atminties pralaidumas maksimaliai padidinamas, o sistemos projektavimas supaprastinamas pašalinant magistralės „apsisukimus“.

Prekės savybės